光与芯的终极博弈——CPO共封装光学全景深度报告

一、引言：光与芯的世纪之争

2026年，AI算力需求正以指数级速度膨胀。随着大语言模型参数规模突破万亿级别，数据中心内部的互连带宽已成为制约AI算力释放的关键瓶颈。传统铜缆互连在高频段的插入损耗呈非线性上升，需要越来越复杂的均衡电路和重定时器，功耗代价急剧攀升。在此背景下，共封装光学（Co-Packaged Optics，CPO）技术应运而生——它将光学引擎直接与交换芯片ASIC或XPU处理器封装在同一基板上，将电信号传输距离从数英寸压缩至数毫米，从根本上解决了高速电互连的信号完整性与功耗问题。

据IDTechEx预测，CPO市场规模将在2036年突破200亿美元，2026至2036年的复合年增长率高达37%。NVIDIA已明确宣布2026年为CPO商用元年，其Quantum-X InfiniBand交换机和Spectrum-X以太网交换机将率先采用CPO技术。与此同时，台湾半导体生态以台积电COUPE平台为核心全面备战，而中国大陆光模块厂商在传统可插拔市场建立的全球领先地位正面临技术路线切换的战略考验。一场围绕CPO的光与芯的博弈，正在全球半导体与光通信产业链之间激烈展开。

二、CPO技术原理与核心架构

2.1 什么是CPO

CPO（Co-Packaged Optics，共封装光学）是一种新型光电集成技术。它基于先进封装工艺，将光收发引擎（Optical Engine）与交换ASIC芯片异构集成在同一封装体内，形成具有光电转换功能的微系统。与传统可插拔光模块方案相比，CPO将光电转换节点从面板前端移至芯片近旁，电信号传输路径缩短90%以上，链路损耗从约30dB降至约4dB，单链路功耗可从30W降至9W。

CPO的核心价值在于三个方面：第一，通过缩短铜线距离大幅降低功耗，NVIDIA的数据表明从可插拔方案切换至CPO可实现约70%的链路功耗节省；第二，消除DSP/重定时器的必要性，进一步降低系统复杂度和成本；第三，大幅提升端口密度，单个交换机可集成多达16个CPO光子集成电路（PIC），支撑409.6Tb/s的总带宽和512个800Gb/s端口。

2.2 CPO vs 传统可插拔光模块 vs LPO

当前光模块封装形态存在三条路线并行竞争的局面。传统可插拔光模块（Pluggable）拥有成熟的多供应商生态和可维护性优势，但在功耗和带宽密度上逐渐逼近物理极限。LPO（线性可插拔光模块）通过取消模块侧DSP、将信号处理功能集成到交换芯片端，实现了约50%的功耗降低，是短期内的过渡方案。CPO则代表了最终的技术方向，通过光引擎与ASIC的共封装实现最极致的功耗和密度优化，但也面临不可插拔带来的维护性挑战和良率压力。

对比维度

传统可插拔

LPO

CPO

封装形态

独立模块，面板插拔

独立模块，线性驱动

与ASIC共封装

单链路功耗

~30W (1.6T)

~15W (1.6T)

~9W (1.6T)

是否需要DSP

需要

不需要

不需要

可维护性

高，可热插拔

高，可热插拔

低，需整体更换

带宽密度

中等

中高

极高

生态成熟度

极成熟

快速发展中

早期阶段

预计主流时间

当前主流

2025-2027

2026-2028+

表1：三种光模块封装技术路线对比

三、CPO全零部件深度拆解

CPO系统是一个高度集成的光电微系统，涉及从半导体材料、光子器件、电子芯片到先进封装的完整技术栈。以下对CPO的每一个核心零部件及其技术要点进行系统性拆解。

3.1 硅光子集成电路（PIC）

PIC是CPO光引擎的核心，承载了光信号的调制、路由、探测等关键功能。基于SOI（绝缘体上硅）衬底，利用CMOS兼容工艺制造，将调制器、波导、光栅耦合器、波分复用器和锗硅探测器等器件单片集成于一块芯片上。台积电的COUPE平台采用65nm工艺、12英寸晶圆，波导CD和刻蚀深度实现晶圆级2nm加工精度，并包含6层金属走线。当前PIC的主要技术挑战包括硅波导传输损耗控制、光栅耦合效率提升、微环谐振器的热稳定性以及与光纤阵列的高效耦合。

3.1.1 硅基光调制器

硅基光调制器是PIC中将电信号转换为光信号的关键器件，主要利用等离子色散效应实现折射率调制。当前存在两种主流方案：马赫-曾德尔调制器（MZM）具有宽带宽、低波长敏感性的优势，但尺寸较大（毫米级），功耗较高，适用于对稳定性要求更高的场景；微环谐振器调制器（MRM）尺寸极其紧凑（仅数十微米），功耗低，但对温度和工艺偏差极为敏感，需要精密的热控制回路。NVIDIA的CPO方案采用了DFB光源配合微环调制器的DWDM架构，展示了单根光纤400Gbps的传输能力。此外，薄膜铌酸锂（TFLN）调制器因其超高电光系数正成为新兴竞争方案，国内光库科技是全球少数具备TFLN调制器量产能力的厂商。

3.1.2 锗硅光探测器（Ge-Si PD）

在CPO接收端，传统分立式PIN/APD光电探测器被集成在硅光芯片上的锗硅（Ge-Si）光探测器所替代。锗的直接带隙（0.8eV）使其能够高效吸收1310nm和1550nm波段的光信号，与硅CMOS工艺完全兼容。当前Ge-Si探测器可实现超过100GHz的3dB带宽和0.8A/W以上的响应度，暗电流控制在纳安级别。技术挑战在于Ge外延生长的缺陷密度控制以及高速响应下的噪声抑制。

3.1.3 硅波导与光栅耦合器

硅波导负责片上光信号的传输和路由。SOI平台上的硅波导（单模约450nm×220nm截面）传输损耗可控制在1-3dB/cm。氮化硅（SiN）波导因更低的损耗（0.14-0.21dB/cm）和更低的非线性效应，正被引入作为补充方案。光栅耦合器和端面耦合器是光纤与芯片之间的接口。台积电COUPE平台的单偏振光栅耦合器耦合损耗为1.3dB，双偏振为2.0dB。端面耦合器在1310nm处的TE模耦合损耗可低至0.08dB，性能极为优异。台积电还开发了创新性的COI和iFAU方案，通过多层SiN波导和微透镜实现多排光口输出，大幅提高端口密度。

3.2 外部激光光源（ELS）

由于硅是间接带隙材料，无法高效发光，CPO系统的光源需要采用III-V族半导体（InP/GaAs）材料制造。当前主流方案是将连续波（CW）DFB激光器作为外置可插拔模块（ELS），与光引擎分离设置。这一架构具有三大优势：激光器作为系统中最易失效的组件可独立更换，无需报废整个CPO封装体；外置激光器减少了封装内热源，降低热管理难度；光源单元可灵活配置不同波长方案。ELS正经历从定制化到标准化的转变，OIF已定义ELSFP标准，CCITA也推出了中国版ELS标准。ELS的关键技术指标包括高输出功率（需补偿硅光系统中的插入损耗）、低相对强度噪声（RIN）、低功耗和耐高温特性。

3.3 电子集成电路（EIC）

EIC是CPO光引擎的电子控制核心，承担调制器驱动（Driver）、跨阻放大（TIA）以及可能的信号均衡功能。在CPO架构下，传统光模块中独立的DSP芯片功能被大幅简化甚至取消，Driver和TIA被进一步集成为单片CMOS EIC。这一趋势有利于降低功耗和缩小封装面积，但对EIC的线性度、带宽和噪声指标提出了更高要求。目前高端EIC芯片（如博通、Marvell的方案）主要采用7nm甚至5nm先进制程，而国内厂商如盛路通信正在1.6T DSP芯片上取得突破，优讯股份则在400G及以上TIA和驱动芯片领域实现量产。

3.4 先进封装与异质集成

先进封装是CPO商用化的"最后一公里"。CPO需要将PIC（光子芯片）、EIC（电子芯片）和交换ASIC通过先进封装技术集成在同一基板上。目前主要的封装路径包括：2.5D硅基Interposer方案，利用硅中介层通过TSV（硅通孔）实现高密度互连，是NVIDIA CPO原型机采用的方案；3D混合键合（Hybrid Bonding），台积电SoIC技术的无凸块制程极致缩短电路路径，消除寄生电容；扇出型嵌入桥接（FOEB），日月光VIPack平台下的方案，有效解决大面积CPO封装中的热翘曲问题。封装层面的核心挑战在于异质材料的热膨胀系数（CTE）失配管理、亚微米级光纤对准精度以及光电共测试方案的建立。

3.5 光纤阵列单元（FAU）与光连接

FAU是连接硅光芯片与外部光纤网络的物理桥梁，负责将芯片上的微米级光口与标准光纤精确对准。保偏光纤阵列（PMFA）的制造需要亚微米级对准精度，是CPO组装中工艺难度最高的环节之一。台积电COUPE平台的核心合作伙伴上詮（FOCI）专门负责此项技术，其1.6T产品计划于2026年量产。在CPO内部的光纤路由方面，需要引入光纤柔性板、带状光纤、光缆捆束、光纤带集线器等组件来提高可靠性。以MPO/MTP为代表的多芯连接器将成为CPO光纤互连的主流选择。国内太辰光的CPO配套FAU产品已进入测试阶段。

3.6 热管理组件

CPO将光学引擎置于交换ASIC旁边，意味着光器件需要在与大功率数字芯片相近的高温环境下工作。硅光器件（尤其是微环调制器）对温度变化极为敏感，波长漂移直接影响通信质量。因此CPO系统需要精密的热管理方案，包括高导热基板材料、微通道液冷集成、片上温度传感器与反馈控制电路等。TEC（半导体制冷器）在CPO中的角色较传统光模块有所变化——由于外置激光源方案减少了封装内热源，TEC的使用可能转向更集中的局部热控制。Meta在2025年的测试中实现了CPO系统在高温实验室环境下100万链路小时零链路中断的可靠性记录，为热管理方案的可行性提供了重要验证。

3.7 CPO核心零部件清单总览

零部件类别

核心组件

技术要点

代表厂商

硅光PIC

调制器、探测器、波导、耦合器、MUX/DEMUX

CMOS兼容SOI工艺，65nm节点，单片集成

台积电、GF、Intel、Marvell

外部激光源

CW-DFB激光器、InP芯片

高功率、低RIN、耐高温、可插拔标准化

Coherent、Lumentum、源杰科技、长光华芯

电子EIC

Driver、TIA、CDR

7nm/5nm CMOS，高线性度，单片集成

博通、Marvell、优讯股份、盛路通信

先进封装

2.5D Interposer、3D HB、FOEB

TSV/TGV、亚微米对准、CTE管理

台积电、日月光、通富微电、长电科技

光纤阵列FAU

PMFA、V-groove阵列

亚微米对准精度、多排光口

上詮、太辰光、天孚通信

光连接器

MPO/MTP多芯连接器

高密度、低回损、高可靠性

US Conec、天孚通信、太辰光

热管理

TEC、液冷组件、热界面材料

高温稳定性、精密温控

富信科技、Laird、Coherent

调制器材料

TFLN薄膜铌酸锂

超高电光系数、低驱动电压

光库科技（全球唯一量产）

表2：CPO核心零部件、技术要点及代表厂商

四、CPO技术落地时间线与可能性分析

4.1 产业化进程里程碑

CPO技术从概念提出至今已近十年，目前正处于从实验室验证向初步商用过渡的关键窗口期。2025年，Broadcom发布了第一代25.6T CPO交换机并完成第二代51.2T的认证升级，Meta对Broadcom CPO方案的百万链路小时测试验证了系统可靠性。Marvell的3D SiPho引擎支持200Gbps光电接口，Ayar Labs的TeraPHY光引擎已集成到台湾创意电子（GUC）的ASIC设计服务流程中。NVIDIA明确在2026年初商用Quantum-X InfiniBand CPO交换机，2026年下半年推出Spectrum-X以太网CPO交换机，目标带宽409.6Tb/s、512端口×800Gb/s。Coherent在OFC 2026上展示了6.4T（32×200G）socketed CPO、多模VCSEL CPO和400G/lane InP调制器等多条技术路线。

4.2 技术时间线预判

时间节点

产业化里程碑

2025

CPO技术验证与原型机阶段。Broadcom 25.6T/51.2T CPO交换机完成认证；台积电COUPE平台实现1.6T光引擎；NVIDIA CPO交换机完成内部测试

2026

CPO初步商用元年。NVIDIA Quantum-X/Spectrum-X CPO交换机商用交付；台积电COUPE 6.4T CPO光引擎利用CoWoS封装量产；首批云厂商（CoreWeave、Lambda、TACC）部署CPO系统；IEEE 802.3ct标准完成，明确CPO电-光接口规范

2027-2028

规模化放量阶段。头部云厂商（Google、Meta、Microsoft、AWS）大规模部署CPO交换机；3.2T CPO端口进入验证；CPO从Scale-out扩展至Scale-up AI集群场景；产业链良率提升至85%+，成本显著下降

2029-2030

全面渗透阶段。CPO成为AI数据中心标准配置；12.8T光引擎用于XPU互联（Optical I/O）；IDTechEx预测CPO网络交换机占CPO市场营收主体，每台交换机集成最多16颗CPO PIC

表3：CPO技术落地时间线

4.3 落地可能性评估：乐观但挑战犹存

综合来看，CPO在2026年实现初步商用的确定性较高，但大规模放量仍面临多重挑战。技术层面，CPO良率目前约为65%，距离规模化量产所需的85%以上仍有差距；微环调制器的温度敏感性需要更精密的热反馈控制；异质集成封装中的CTE失配可能导致波长漂移和信号丢失。生态层面，CPO打破了传统光模块产业分工，交换芯片厂商（NVIDIA、Broadcom）掌握更多主导权，传统光模块厂商需要重新定位角色；标准化进程虽在推进但尚未完成，UCIe芯粒跨厂商互操作标准和IEEE 802.3ct标准的最终敲定将是关键里程碑。商业层面，CPO的不可维护性（无法热插拔）是超大规模数据中心运营商的主要顾虑，socketed CPO（可插拔式CPO）方案正在被探索作为折中方案。

五、全球竞争格局：五方势力深度对比

5.1 美国：掌握架构定义权与核心IP

美国在CPO竞争中占据架构定义者和核心IP持有者的地位。NVIDIA通过Quantum-X/Spectrum-X交换平台掌握了CPO系统的架构定义权，Broadcom以Bailly CPO平台和Tomahawk/Jericho交换芯片系列主导了交换ASIC层面的生态。在光学器件层面，Coherent（原II-VI/Finisar）拥有从InP激光器到硅光PIC到先进封装的垂直整合能力，Lumentum提供高功率InP CW激光器和光放大器。Ayar Labs以TeraPHY光引擎切入Optical I/O赛道。在硅光代工层面，GlobalFoundries的Fotonix平台提供45nm/32nm单片硅光整合方案。Intel虽已出售光学业务但在硅光技术上仍有深厚积累。Tower Semiconductor作为硅光代工厂其产能已被预订至2028年。美国的核心优势在于系统架构能力和EDA/IP生态的深厚积累，劣势在于制造产能外迁和成本竞争力不足。

5.2 台湾：先进封装的护城河

台湾在CPO竞争中最大的优势在于以台积电为核心的先进封装生态。台积电的COUPE（Compact Universal Photonic Engine）平台是目前最先进的硅光代工平台之一，采用65nm工艺，支持从1.6T可插拔到6.4T CPO再到12.8T Optical I/O的完整路线图，并与CoWoS和SoIC 3D混合键合技术无缝整合。日月光作为全球封测龙头，其VIPack平台下的FOEB方案解决了大面积CPO封装的热翘曲问题。2024年，SEMI成立了"硅光子产业联盟"，台积电、日月光、联发科等核心厂商悉数加入，形成了从磊晶（联亚、全新）到PIC代工（台积电）到封测（日月光、矽品）到光纤耦合（上詮、波若威）的完整本土供应链。台湾的战略定位是成为CPO产业的"瑞士"——作为中立代工平台服务全球客户，这一定位在地缘政治风险下既是优势也是风险。

5.3 中国大陆：光模块王者的转型之战

中国大陆在传统可插拔光模块市场已建立全球领先地位。根据LightCounting 2026年数据，全球六大光模块厂商中中国占据四席：中际旭创（市占率28-30%，全球第一）、新易盛（15-18%，全球第二）、华工科技（6-8%，全球第五）、光迅科技（5-8%，全球第六）。在800G市场，中国厂商份额超过65%。但CPO技术路线的切换对中国厂商提出了严峻挑战。

在CPO布局方面，中际旭创已完成第三代CPO技术验证，原型机配合NVIDIA Quantum-X平台完成测试，计划2026年启动试量产；华工科技自研单波200G硅光芯片，CPO超算光引擎率先推出，功耗控制在11W以下；光库科技是全球唯一量产TFLN调制器的厂商，已进入NVIDIA供应链。上游材料方面，三安光电的InP衬底从2英寸发展到4英寸并向6英寸转移，源杰科技200G EML芯片进入中试，长光华芯100G EML芯片已量产。

然而，中国大陆在CPO领域面临三大短板：第一，25Gb/s及以上高端光芯片和DSP芯片国产化率不足10%，对博通、Marvell的高端EIC芯片高度依赖；第二，缺乏台积电COUPE级别的先进硅光代工平台，国内硅光代工能力主要集中在中芯国际等厂商的较成熟制程节点；第三，先进封装（2.5D/3D异质集成）产能与技术精度与台积电存在代差。此外，美国对华半导体出口管制可能限制中国厂商获取先进制程EIC芯片和EDA工具的能力。

5.4 韩国：存储巨头的光学延伸

韩国在CPO领域的布局主要通过SK海力士和三星两大存储巨头的光学互连战略展开。SK海力士作为HBM（高带宽内存）市场的主导者，正在探索将光互连技术引入HBM与GPU之间的连接，以突破电互连在片间通信中的带宽瓶颈。三星在其先进封装平台中也开始整合硅光模块的能力。韩国企业在2.5D/3D封装技术上（如SK海力士的HBM TSV工艺）积累了丰富经验，这些经验可直接迁移到CPO封装领域。然而，韩国在硅光PIC设计、InP激光器制造和光学系统集成方面的积累相对薄弱，缺乏像Coherent或台积电那样的垂直整合能力。韩国的CPO策略更可能聚焦于存储-计算互连的特定场景，而非全面参与CPO交换机市场的竞争。

5.5 日本：材料与精密制造的底层支撑

日本在CPO产业链中扮演着"隐形冠军"的角色，其核心优势集中在上游材料和精密制造设备领域。在III-V族半导体材料方面，住友电工是全球InP衬底和外延片的重要供应商，古河电工在光纤和光连接器领域保持技术领先。在光学精密制造方面，日本企业在端面研磨、精密对准设备和光学镀膜技术上拥有深厚积累。Fujitsu和NEC在相干光通信技术和硅光研究上也有长期投入。然而，日本光通信产业在全球光模块市场的份额已大幅萎缩（曾经主导的日美格局已被中国厂商颠覆），在CPO系统集成和量产放量能力上与中美台存在差距。日本的CPO战略更多体现为"卖水人"模式——通过掌控上游关键材料和设备来获取产业链价值。

5.6 五方竞争力综合对比

能力维度

美国

台湾

中国大陆

韩国

日本

架构定义

★★★★★

★★★

★★

★★

★★

硅光PIC设计

★★★★★

★★★★

★★★

★★

★★★

硅光代工

★★★★

★★★★★

★★

★★★

★★

先进封装

★★★

★★★★★

★★★

★★★★

★★★

激光光源

★★★★★

★★★

★★★

★★

★★★★

光模块量产

★★★★

★★★

★★★★★

★★

★★

上游材料

★★★★

★★★

★★★

★★★

★★★★★

标准/生态

★★★★★

★★★★

★★★

★★

★★★

成本优势

★★

★★★

★★★★★

★★★

★★

表4：CPO五方竞争力综合评级（★越多代表能力越强）

六、台湾CPO vs 大陆光模块：暗战升级的深层逻辑

台湾CPO与大陆光模块之间的竞争本质上是两种产业路线之争：台湾押注的是"先进封装+硅光代工"平台模式，以台积电COUPE为核心，服务于NVIDIA、Broadcom等芯片设计巨头，通过掌控制造环节获取CPO产业的关键话语权；大陆则依托在可插拔光模块领域积累的规模量产能力、成本优势和全球客户网络，试图在CPO时代延续甚至扩大市场地位。

这场暗战的升级体现在几个维度。首先，产业链价值分配正在发生根本性转移。在传统可插拔模式下，中游光模块封装是价值链的核心环节，中国厂商凭借此环节的优势建立了全球领导地位。但在CPO模式下，产业主导权向上游芯片设计（NVIDIA、Broadcom）和中游硅光代工/先进封装（台积电、日月光）集中，传统光模块厂商的角色被压缩为光引擎组件供应商或组装服务商。

其次，地缘政治因素加剧了竞争态势。美国对华半导体出口管制使得中国厂商在获取先进制程芯片和EDA工具方面面临限制。同时，全球InP晶片生产高度依赖中国制造（如北京通美/AXT），而中国对镓、锗等关键材料的出口管制反向影响了美日台供应链的稳定性。这种双向制约形成了微妙的博弈平衡。

第三，技术路线选择上的分歧也在加深。台湾厂商倾向于全面拥抱CPO的异质集成路线，充分发挥其在先进封装上的优势。而大陆厂商（如中际旭创、新易盛）则在积极布局CPO的同时，也在推动LPO等过渡方案的商用落地，以延长传统可插拔模块的市场生命周期。华工科技和光库科技则选择在CPO关键组件（硅光芯片、TFLN调制器）上建立差异化能力，避免在系统层面与台积电-NVIDIA联盟正面竞争。

七、投资价值与产业建议

7.1 CPO产业链投资主线

CPO产业化带来四条核心投资主线。第一，光引擎板块——硅光光器件/光模块厂商（中际旭创、新易盛、天孚通信）和硅光工艺配套厂商（炬光科技、罗博特科）将直接受益于CPO光引擎需求的爆发。第二，光互连板块——ELS/CW光源（源杰科技、长光华芯）、光纤连接器（太辰光、天孚通信）和先进封装（通富微电、长电科技）将在CPO产业链中获得新的增长动力。第三，上游国产替代——200G EML芯片、1.6T DSP芯片的国产化率不足10%，替代空间巨大。第四，交换芯片板块——掌握交换ASIC能力的厂商（盛科通信、紫光股份）在CPO生态中具有战略价值。

7.2 对中国大陆产业链的战略建议

面对CPO技术路线的切换，中国大陆产业链需要在三个层面建立能力。战略层面，头部光模块厂商应加速从"封装组装商"向"光引擎+硅光设计"服务商转型，通过自研硅光芯片建立不可替代的技术壁垒；技术层面，优先突破CPO的几个"卡脖子"环节：高端EIC芯片（Driver、TIA）的国产化、先进硅光代工平台（对标台积电COUPE）的建设、2.5D/3D异质封装的良率提升；生态层面，积极参与CPO国际标准制定（OIF、IEEE 802.3ct、CCITA），在ELS标准化等中国有话语权的领域争取主导地位。同时，充分利用中国在InP晶片制造和镓锗原材料供应上的全球影响力，将材料优势转化为产业链谈判筹码。

八、结语：光进铜退的不可逆趋势

CPO不是一个"是否发生"的问题，而是"何时、以何种路径发生"的问题。当NVIDIA宣布2026年为CPO商用元年、当Tower Semiconductor的硅光产能被预订至2028年、当Coherent在OFC 2026上同时展示硅光、VCSEL和InP三条技术路线的CPO方案——这些信号共同指向一个确定性的产业拐点。

AI大模型的算力需求不会停止增长，而铜互连的物理极限已经清晰可见。CPO代表的不仅是一次光模块封装形态的升级，更是数据中心底层架构从"电互连时代"向"光互连时代"跃迁的开端。在这场百年一遇的技术变革中，掌握硅光芯片设计能力、先进封装技术和光引擎集成能力的厂商将成为新时代的赢家。

对于中国产业链而言，挑战与机遇并存。传统光模块市场的规模优势不会在短期内消失，但CPO的技术浪潮已不可逆转。唯有在巩固现有市场地位的同时，积极投入CPO核心技术的研发和产业化，才能在光与芯的终极博弈中占据有利位置。

来源：流川白落